Projets financés

Le projet UDEC vise la définition et le développement d'un modèle d'architecture de décodeur de canal qui soit efficace, à haute performance et universel et destiné aux systèmes de communications numériques émergeants et futurs. Ces derniers spécifient une grande variété d'options de codage de canal

Les contraintes économiques de coût et d'adaptation au marché ont imposé l'intégration de coeurs de processeurs dans les circuits électroniques. La flexibilité que procure l'architecture SoC « System On Chip » souffre cependant d'un manque de performances pour certaines classes d'application ayant

Les milliards de transistors disponibles sur un circuit intégré rendent possibles de très nombreuses appli-cations dans les domaines de la sécurité et du transport, avec des compromis variés entre vitessse d'exécution, coût et énergie. Les très grands circuits de logique reconfigurable (FPGA) comme

L'utilisation d'assemblées de composants nanoélectroniques, auto-organisées ou non, obtenues par une méthode d'assemblage « bottom-up » permettrait d'enrayer l'explosion des coûts de fabrication des circuits intégrés. Néanmoins, la programmation et l'utilisation de telles assemblées pour remplir u

Les architectures de calcul dans le domaine de l'embarqué, qui supportent les applications de traitement des images, doivent toujours rechercher le meilleurs compromis entre le besoin en puissance de calcul toujours plus grand et la consommation électrique. Dans ces architectures, un processeur est

Dans le contexte des applications avancées liées aux marchés du multimédia et des télécommunications, l'utilisation d'accélérateurs matériels spécifiques pour le traitement et les échanges de données est une nécessité absolue, au regard des contraintes drastiques de consommation. Le projet HOSPI se

Le projet HODISS adresse la problématique de synchronisation globale des systèmes complexes sur puce (SOC) (ex., multiprocesseur monolithique…). Compte tenu des caractéristiques des technologies VLSI modernes, les concepteurs s'orientent vers les circuits constitués de multiples zones isochrones s

Depuis quelques années avec l'apparition des SoC , l'évolution de la densité d'intégration a proposé de répondre aux contraintes de performances, de consommation et de coût/temps de conception en interconnectant un nombre croissant de blocs IP . Cette complexité, ajoutée à l'hétérogénéité croissante

Dans de nombreux domaines, l'évolution constante des besoins impose la définition de nouvelles solutions d'architectures pour les systèmes électroniques embarqués, tant du point logiciel que matériel. Par exemple, dans le contexte automobile, ces solutions correspondent à des réseaux de calculateu

ADAM est un projet prospectif issu du montage du projet ARAMIS, mis sur liste d'attente lors du dernier appel à projets « architecture du futur » de l'ANR. Il se place volontairement dans un contexte futuriste où la complexité des systèmes sur puce a augmenté de façon exponentielle, où la technol

Aujourd'hui les systèmes sur puce (SoC) et les systèmes multi puce (SiP) sont de plus en plus complexes car ils comprennent non seulement des parties numériques, mais aussi des parties analogiques / Radio Fréquence et même des capteurs/actionneurs. C'est la conséquence conjointe des progrès de la te

Le projet SFINCS (Semi-Formal INstrumentation for Circuits and Systems) recherche, étudie et développe de nouvelles techniques nécessaires à la validation des systèmes sur puce. SFINCS se situe dans le cadre de l'Assertion-Based Verification (ABV). Pendant le processus de conception, des assertions