– PACS

Les architectures de calcul dans le domaine de l'embarqué, qui supportent les applications de traitement des images, doivent toujours rechercher le meilleurs compromis entre le besoin en puissance de calcul toujours plus grand et la consommation électrique. Dans ces architectures, un processeur est souvent affecté au traitement d'une image entière, mais comme les applications sont très exigeantes, les fréquences de fonctionnement sont en général élevées entrainant de facto une consommation électrique conséquente. Les prochaines générations de systèmes intégrant un capteur vidéo vont profiter des technologies d'intégration des photodétecteurs, des convertisseurs analogiques/numériques et des ressources de mémorisation améliorant ainsi les performances, l'efficacité énergétique et le coût. Les avancées récentes des technologies d'intégration permettent d'introduire près du capteur beaucoup plus de portes logiques destinées à des traitements évolués notamment grâce à l'utilisation du silicium amorphe.
S'appuyant sur ces nouvelles possibilités, le projet PACS veut développer une architecture de calcul innovante capable de supporter des traitements d'images évolués près du capteur d'image avec une consommation électrique très faible grâce au parallélisme massif des processeurs de calcul.
Le projet va donc étudier une architecture de calcul se basant sur un tableau de processeurs, chacun connecté à un sous-ensemble de la matrice des pixels. Les possibilités d'intégration 3D de la matrice photosensible sur la matrice des processeurs seront étudiées afin de pouvoir introduire des processeurs de granularité moyenne offrant des fonctions complexes et donc plus de flexibilité. La régularité des structures SIMD et leur simplicité électronique en font de bons candidats pour intégrer un grand nombre de processeurs près de la rétine. L'objectif ambitieux du projet PACS est de développer une nouvelle génération de capteurs intelligents surclassant les capteurs existants en réalisant des opérations de traitement complexes tout en maintenant une consommation électrique basse par un parallélisme massif des unités de calcul. Ces architectures présentent des avantages indéniables pour les systèmes grand public portables. Elles offrent une accessibilité aux pixels et une puissance de calcul plus importantes que les systèmes s'appuyant sur un processeur vidéo et une plus grande flexibilité que les solutions basées ASIC.

L'effort total pour mener à bien le projet PACS est estimé à 152 homme-mois pour un coût total de 1284 K€ (aide 621 K€) sur une durée de 30 mois. Ce projet correspond au thème 4 de l'appel (architectures innovantes) dans un cadre de recherche fondamentale.