Processeur asynchrone non volatil à base de MRAM – NV-APROC

Le domaine des circuits intégrés microélectronique a été fortement impacté par l’avènement de l’Internet des Objets (IoT) et va continuer de s’étendre dans le futur. Les contraintes sont fortes, particulièrement en termes de consommation et d’autonomie, pas seulement pendant les phases de calcul mais également pendant les phases inactives. Le comportement des circuits devra respecter des contraintes liées aux variations dans l’environnement énergétique, au réveil automatique sur évènement, au stockage de données et à l’alimentation à très faible tension. Un tel circuit doit être complètement autonome et s’adapter à son environnement instable et à l’énergie disponible, tout en conservant un mode de calcul optimal. Une stratégie ON/OFF et une gestion dynamique de la consommation sont indispensables dans beaucoup d’applications. Pour stocker et accéder simultanément une quantité de données importantes, des architectures embarquées efficaces énergétiquement sont indispensables, ainsi que des procédés avancés et des techniques de conception adaptées. La miniaturisation et l’augmentation de la fréquence d’horloge amène à une consommation d’énergie importante, ce qui est un challenge majeur.

2016 a été une année charnière pour les mémoires MRAM (Magnetic RAM) et son environnement s’est fortement industrialisé à travers de nombreuses annonces récentes. La STT-MRAM (Spin Transfer Torque) offre d’excellentes performances lui permettant une future intégration dans les systèmes ultra-basse consommation. Intégrer ces composants dans la logique combinatoire est nécessaire, réalisable et ouvre les portes vers de nouvelles architectures énergétiquement efficaces. De plus, les techniques de conception asynchrone peuvent améliorer significativement le domaine des circuits IoT qui présente un rapport cyclique très faible, menant à un nouveau paradigme de système normalement inactif.
L’objectif principal de NV-APROC est de réduire significativement la consommation électrique des processeurs d’environ 1 ordre de grandeur de la consommation totale, en proposant une nouvelle architecture de type big – little non-volatile sans horloge. Le circuit cible utilisera les techniques de conception asynchrone déjà reconnues pour sa faible consommation et les techonologies émergentes non-volatiles MRAM qui offrent de très intéressantes caractéristiques en termes de consommation en lecture/écriture entre autres. Pour démontrer le potentiel d’une telle approche, nous proposons de comparer nos résultats, jusqu’au dessin des masques, avec une version synchrone du même processeur à l’état de l’art que nous concevrons. A la fin du projet nous proposerons une étude complète de plusieurs architectures permettant de montrer la meilleure façon d’aller vers une vraie rupture pour les applications très basse consommation.

Une telle étude d’une architecture de processeurs big-little n’a jamais été faite. Afin de tirer le maximum de bénéfices de la technologie MRAM, les deux versions STT, qui est la plus mature et étudiée dans le monde, et SOT (Spin Orbit Torque), qui est la plus récente et qui offre des caractéristiques très intéressantes en vitesse, consommation et endurance, seront prises en compte.

Ce projet contribuera fortement à la préparation des systèmes électroniques du futur et repoussera les limites auxquelles vont être confrontées les technologies actuelles. NV-APROC est très ambitieux et pourrait avoir une grande valeur ajoutée sur le stockage et la consommation des objets connectés, qui sont 2 paramètres critiques formant les barrières actuelles du marché. Cela renforcera les connaissances des acteurs français et européens avec une large valeur ajoutée dans le domaine de l’IoT dans la chaine de valeur. C’est une opportunité pour la France et l’Europe de devenir un acteur majeur dans ce domaine. Plusieurs PME travaillent sur ce sujet qui est un facteur clef pour elles. NV-APROC est supporté par 4 entreprises françaises très pertinentes vis-à-vis du sujet.