Systèmes sur puces reconfigurables pour la sécurisation de données – "SecReSoC"""

Les systèmes électroniques poursuivent leur progression en terme de miniaturisation avec aujourd'hui des possibilités d'intégration dans un seul circuit de systèmes multiprocesseurs. La complexité croissante des systèmes embarqués conduit également à la mise en oeuvre de systèmes d'exploitation embarqués pour permettre notamment la structuration multitâche des logiciels d'application. Les applications nécessitant une sécurisation se diversifient et génèrent des besoins accrus en matière de système autonome présentant un haut niveau d'intégration. Ces applications se caractérisent par ailleurs par une progression de la complexité des traitements à embarquer justifiant des solutions multiprocesseurs. Les dispositifs de sécurisation doivent également offrir une grande flexibilité compte tenu de l'évolution des algorithmes et des protocoles. La complexité des systèmes nécessite une approche sélective des zones et fonctions à sécuriser si l'on veut limiter le coût en ressources et en énergie des outils de sécurisation. Il faut donc pouvoir définir des politiques de sécurité au niveau matériel et logiciel. La recherche de solutions logicielles optimisées et adaptées pour l'administration des tâches, l'élaboration d'architectures offrant différents niveaux de sécurité et une répartition judicieuse des traitements logiciels et des implantations matérielles pour la mise en oeuvre des outils de cryptographie constituent des enjeux majeurs. Ces solutions doivent être les plus transparentes possibles pour l'utilisateur, peu pénalisantes en termes de performance et de coûts de développement. Les objectifs globaux du projet SecReSOC sont de renforcer la robustesse sécuritaire des technologies reconfigurables (FPGA) aux niveaux logique, architectural et système. La cible technologique FPGA a été choisie car elle devient incontournable dans de nombreux champs applicatifs et elle constitue un excellent vecteur pour prototyper et tester la sécurité des architectures cryptographiques. Une architecture générique de type MPSoC permettant l'intégration dans une cible FPGA d'une application nécessitant différents niveaux de sécurisation des données sera donc élaborée. Cette architecture multiprocesseur comportera un cryptoprocesseur optimisé pour l'implantation des protocoles de cryptographie et des modes de chiffrement, quelques processeurs standards pour l'implantation de l'application dans un environnement d'OS multitâches, des ressources mémoires internes et externes, des unités d'entrées sorties et une architecture interne de communication intégrant différents niveaux de sécurité. Les outils de configuration sécurisés et différents types d'attaques physiques seront également étudiés avec comme objectif finale l'élaboration d'un démonstrateur. Ce projet relève d'une recherche industrielle, assurée par quatre laboratoires académiques aux compétences complémentaires et disposant déjà d'une large expérience de travail en commun, notamment dans le cadre d'un projet ANR (projet blanc ICTER) , il intègre également la participation d'un partenaire industriel dont l'activité dans le domaine de la sécurité est reconnue (notamment par des grands groupes tels que EDF et GEMALTO). L'apport du partenaire industriel est essentiel afin de valider sur des applications sensibles le bien-fondé des solutions étudiées et d'aboutir à l'élaboration d'un démonstrateur. Enfin, les travaux proposés s'inscrivent dans une volonté pour les partenaires du projet d'aboutir à un transfert technologique des solutions qui seront validées.