Développement d'un système électronique de reconstruction de traces pour les expériences du grand collisionneur de hadrons. – FastTrack

Les systèmes de reconstruction de traces rapides d’ATLAS et CMS sont basés sur des algorithmes à 2 niveaux. Le premier niveau utilise les puces à mémoires associatives pour comparer les données entrantes à une banque de trajectoires pré-enregistrées. Les données ainsi filtrées sont alors transmises à un FPGA dans lequel les paramètres des traces sont extraits.

Les puces AM05 et AM06 sont basées sur un assemblage de modules standards (logique de comparaison et de contrôle) et spécifiques (mémoire), afin d’optimiser la consommation des puces tout en conservant la possibilité d’utiliser des outils de développement standardisés.

Les puces AM05 et AM06 devant être fonctionnelles rapidement pour le système FTK, elles sont basées sur une finesse de gravure déjà éprouvée: 65nm. Le processeur AM07, quant à lui, utilisera une technologie plus récente et a priori plus performante (28nm) qui sera disponible à grande échelle à moyen terme pour nos projets futurs.

Les cartes de tests développées pour ces puces comportent, ou communiquent avec des systèmes comportant, des FPGA Xilinx (séries 6 et 7). Les firmwares correspondants sont développés en Verilog et VHDL avec les outils standard Xilinx.

Le software de haut-niveau est codé en C++ et en python, et est intégré aux environnement software de chacune des expériences.

La puce AM05 a été développée et produite. Cette puce intègre seulement une partie des fonctionnalités décrites dans le projet, mais elle est suffisante pour une partie importante des développements prévus (en particulier les systèmes de démonstration). La production d’un prototype complet, en technologie 28nm (puce AM07) est prévue pour la seconde moitié du projet.

La carte de test pour les puces AM05 a été réalisée et mise en oeuvre, ainsi qu’une première version de la mezzanine FMC. Cette première version ne comporte pas de FPGA, comme prévu initialement dans le projet. Cette étape intermédiaire a pour but de faciliter le développement du protocole de communication entre la puce et le FPGA.

L’intégration du système dans l’environnement software de l’expérience CMS a été menée à bien.

Les puces AM comportent des fonctionnalités inédites permettant le développements d’algorithmes de traitement de données en temps réel.

Au sein de la communauté de la physique des hautes énergies ces composants sont à la pointe du développement en technologie 65nm. La puce AM07 sera l’un des tout premiers systèmes en 28nm développé pour la physique des hautes énergies.

La mezzanine AMchip est pour l’instant développée dans le cadre de nos projets, mais sa compatibilité avec le standard FMC et son caractère hautement générique en feront un outil utilisable pour d’autres applications.

- Présentation du project au Workshop on Intelligent Trackers (Mai 2014 - Philadelphie, USA) : indico.cern.ch/event/293354/
- Présentation de la puce AM05 chip à la conférence EPS, (22-29 Juillet 2015, Vienna, Austria) cds.cern.ch/record/2045498/

Le but de ce projet est de développer un système compact et ultra-rapide de traitement et d’analyse de données. Le prototype mis en œuvre disposera de la flexibilité nécessaire pour être utilisé dans un large éventail de domaines, du déclenchement en physique des hautes énergies à l’alignement de séquences d’ADN. D’une manière générale, toute application d’intelligence artificielle basée sur la reconnaissance de motifs parmi une grande quantité de données pourrait en grande partie profiter de l’architecture prévue, pourvu que les données soient convenablement préparées et formatées.

À cette fin nous proposons la conception et la production d'une puce CMOS nanométrique. Cette puce, basée sur des mémoires associatives, pourra traiter à une fréquence très élevée d’importantes quantités de données, comme par exemple celles provenant des détecteurs de traces en physique des hautes énergies. Les puces produites seront associées sur des cartes électroniques dédiées à des FPGA (Field Programmable Gate Array) qui analyseront les données filtrées à une vitesse sans précédent.

Le but principal du projet FastTrack est de démontrer que ce système peut exécuter la reconstruction en ligne des traces d'événements enregistrés au grand collisionneur de hadrons (LHC) au CERN lors de sa phase de haute luminosité (HL-LHC), quand la luminosité instantanée de l'accélérateur sera augmentée de presque un facteur dix pour atteindre plusieurs fois 10^34 cm-2s-1. En effet, dans ces conditions la capacité des expériences du LHC ATLAS et CMS à sélectionner des événements intéressants dans un bruit de fond énorme ne pourra être maintenue avec le système de déclenchement actuel, rendant ainsi obligatoire l’utilisation de système de reconstruction de traces en ligne. Les deux collaborations prévoient donc d'inclure cette amélioration dans leurs programmes de mise à jour respectifs. Ce projet permettra d'initier une collaboration solide entre ATLAS et CMS dans ce domaine, permettant d’aboutir à la réalisation d’un système générique utilisables par les deux collaborations.

Finalement, nous planifions d'exploiter le potentiel de ces nouveaux dispositifs dans d’autres domaines. Plus particulièrement dans le domaine de l'alignement de séquences d'ADN, qui est une procédure complexe où l'utilisation de mémoires associatives pourrait mener à des améliorations importantes. La confirmation de cette hypothèse serait une percée significative dans le domaine de la génomique, et ouvrirait de nouveaux horizons au système de traitement de données par mémoires associatives.