Le Pilote Européen (Pilote utilisant des technologies indépendantes, locales et ouvertes) – The European PILOT
Les accélérateurs fournissent la majorité des performances des systèmes modernes de calcul haute performance (HPC) et sont les éléments fondamentaux des systèmes Exascale. Le projet "The European PILOT" (Pilot using Independent Local & Open Technology) sera la première démonstration de deux accélérateurs entièrement européens de calcul haute performance (HPC) et d'analyse de données à haute performance (HPDA) (AI,ML, DL), conçus, mis en œuvre, fabriqués et détenus par l'Europe. The European PILOT combine des logiciels (SW) open source et du matériel (HW) open source et propriétaire afin d'offrir la première et complètement européenne : pile logicielle complète, accélérateur et écosystème intégré, basés sur des accélérateurs RISC-V couplés à n'importe quel processeur universel (CPU) via PCIe Gen 6.0 ou CXL 3.0. Ce pilote fera la démonstration des points clés des accélérateurs HPC et HPDA et de leurs piles logicielles. The European PILOT est également le premier projet à faire la démonstration d'un écosystème HPC entièrement européen. Les accélérateurs seront fabriqués dans la nouvelle usine de technologie de silicium avancée en 12 nm de GlobalFoundries, une démonstration majeure de l'indépendance technologique européenne.
The European PILOT associe la recherche de pointe dans la co-conception SW/HW pour faire la démonstration des accélérateurs HPC et HPDA
exécutant des applications clés et leurs bibliothèques dans une pile logicielle complète comprenant un intergiciel, des runtimes, des compilateurs et des outils pour l'écosystème RISC-V émergent. The European PILOT est en mesure de produire un prototype de recherche complet (logiciel et matériel) en tirant parti et en étendant le travail effectué dans de multiples projets européens tels que : EPI, MEEP, POP2 CoE, EuroEXA, Ce système de pré-production ne peut être réalisé qu'avec une combinaison d'IP existants, d'émulation HW utilisant des FPGA et de véritables prototypes ASIC qui démontrent la faisabilité de la pile complète du matériel et du logiciel. Enfin, alors que les applications que nous utilisons vont de l'IA au HPC, l'implémentation agressive de l'ASIC (taille des chiplets et petite géométrie) sera le plus petit nœud technologique fabriqué en Europe et pourra facilement être adapté à une mise en œuvre HPC dans un avenir proche.
Coordination du projet
Mathieu Jan (Commissariat à l'énergie atomique et aux énergies alternatives)
L'auteur de ce résumé est le coordinateur du projet, qui est responsable du contenu de ce résumé. L'ANR décline par conséquent toute responsabilité quant à son contenu.
Partenariat
CEA Commissariat à l'énergie atomique et aux énergies alternatives
Aide de l'ANR 168 539 euros
Début et durée du projet scientifique :
novembre 2021
- 42 Mois