Structuration de surface pour l'obtention de MOSFET en carbure de silicium à haute mobilité – riseMOS

La structuration de la surface en grandes marches et terrasses est obtenue en mettant une plaque de SiC en contact avec du silicium liquide (T> 1414°C). Les ecpériences sont réalisées sous atmosphère contrôlée (Hydrogène ou argon) dans un réacteur chauffé par induction. Les premiers essais en configuration «goutte posée« sur le SiC ont montré que cette structuration n'était pas homogène du centre au bord de la goutte. Afin d'améliorer cette homogénéité et de tendre vers un procédé plus industrialisable, nous avons utilisé une configuration «sandwich« SiC/Si(liquide)/SiC en faisant fondre du silicium entre deux plaques de SiC. Ceci étale le liquide sur une plus grande surface et permet de contrôler la hauteur de liquide. Il est ainsi possible de cette manière de traiter deux surfaces de SiC à la fois. De plus, comme la température n'est pas exactement la même entre les deux plaques de SiC, les deux surfaces de SiC ne se structurent pas de la même manière, permettant ainsi d'étudier l'effet de la position du SiC dans la configuration sandwich.

L'interaction Si liquide-SiC en configuration sandwich génère comme attendu une structuration de surface en grandes marches et terrasses (largeur moyenne des terrasses de 4-5 µm) parallèles sur les deux faces en contact avec le liquide. Cependant, le phénomène n'est pas homogène sur toute la surface des échantillons, formant macroscopiquement des excroissances en forme «d'ailes de papillon« au centre des deux échantillons de SiC. Cet effet tend à disparaitre quand on diminue l'épaisseur du Si liquide (< 120 µm), Nous pensons que cela est la conséquence de rouleaux de convection dans le liquide se créant sous l'effet du fort champ électromagnétique existant à l'intérieur du réacteur du fait du chauffage par induction. Pour des épaisseurs de liquide plus faibles (30 à 100 µm), la structuration de surface est bien plus homogène et les excroissances en forme d'ailes de papillon n'apparaissent plus. Cependant, la structuration est beaucoup moins marquée avec des terrasses peu parallèles et dont les largeurs varient fortement. Malgré l'exploration de conditions expérimentales assez larges, il n'a pas encore été possible d'obtenir de compromis entre homogénéité et structuration marquée. Des essais préliminaires en ajoutant un élément d'alliage à la phase liquide ont montré une amélioration possible du procédé de structuration. Les surfaces structurées obtenues jusqu'à présent sont toutefois suffisantes pour avancer sur les étapes suivantes technologiques suivantes telles que l'oxydation et les mesures électriques préliminaires.

L'approche «Sandwich« a été validée pour pour structurer des grandes surface de manière plus homogène et reproductible.

Une participation sous forme de poster au congrès ECSCRM en octobre 2021 est prévue, avec à la clé un acte de congrès.

La production durable d'énergie et sa conversion efficace sont des préoccupations majeures de notre société. Ceci est particulièrement vrai pour la Suisse et la France, pays accueillant différentes entités industrielles dans les clés secteurs de l'énergie, le transport et l'électronique de puissance. Les transistors métal-oxyde-semiconducteur (MOSFETs) sont d'importance stratégique pour e.g. les grilles de distribution électriques décentralisées ou les commandes électriques de systèmes, cœurs de métier pour les sociétés ABB, EDF et STmicroelectronics. Comparativement à la technologie Silicium actuellement utilisée, les MOSFETs à base de Carbure de Silicium (4H-SiC) permettent d'augmenter les vitesses de commutation, de diminuer les pertes et de simplifier la topologie des systèmes, conduisant ainsi à une réduction du coût global des matériaux et systèmes ainsi qu'à l'amélioration de leur efficacité et de leur fiabilité. Mais la mobilité de canal dans les MOSFETs SiC est très faible et dépend fortement de la direction cristallographique ce qui contribue significativement à la résistance totale à l'état passant et donc aux pertes du dispositif. Ce projet vise à analyser et améliorer une étape actuellement limitante de la fabrication de MOSFET en SiC: la création de l'interface SiO2/SiC qui est cruciale pour l'obtention de haute conductance de canal d'inversion.
Les plaques de 4H-SiC commercialement disponibles sont systématiquement désorientées de 4° par rapport au plan basal [0001]. Cette désorientation, nécessaire pour déposer des couches épitaxiales de haute qualité, génère une morphologie en marche-et-terrasses complexe qui influe fortement sur les propriétés de canal des MOSFETs. Si la relation entre plans cristallographiques et propriétés d’interface SiO2/SiC est bien documentée, l'influence de la morphologie locale de la surface est bien moins claire. La principale raison de ce manque de connaissances est que les plaques épitaxiées de SiC utilisées pour la fabrication de MOSFETs présentent en surface des structures de marches peu reproductibles pour permettre une caractérisation appropriée.
Nous proposons de surmonter ces limites en utilisant différentes techniques de recuit pour générer des modifications contrôlées de la morphologie de surface afin de créer soit des régions sans marche (sur mésas) soit des régions structurées périodiquement de grandes marches et terrasses (>10nm et >200nm respectivement). Nous visons ainsi à étudier les effets de la structure cristalline locale sur l'oxydation thermique du 4H-SiC et comprendre in fine son impact sur les caractéristiques de canal des MOSFETs afin de présenter des stratégies d’amélioration. Cette étude sera à la fois théorique (simulation DFT hybrides et TCAD) et expérimentale (reconstructions de surface et caractérisation des oxydes thermiques au moyen de capa-MOS et MOSFETs sur ces surfaces reconstruites). Une compréhension complète des facteurs limitant la mobilité de canal à l’interface SiC/SiO2 permettra de concevoir des procédés de fabrication et des structures MOSFET qui surpasseront les composants actuels d'au moins un facteur trois en termes de résistance à l'état passant pour les calibres 1.2kV. Cela permettra d'augmenter considérablement l’efficacité des systèmes électroniques de puissance.
La durée de ce projet est fixée à quatre ans. Un doctorant recruté à l’Université de Lyon (LMI) développera les procédés pour modifier la surface des échantillons de SiC. Un doctorat recruté à la fois à PSI et à l’ETH de Zurich fabriquera et caractérisera les capa-MOS et les MOSFETs sur ces échantillons reconstruits. Nous utiliserons une technique de lithographie brevetée par PSI pour analyser séparément les interfaces SiO2/SiC des terrasses et des marches. Enfin, un doctorant recruté à l’Université de Bâle développera un nouveau code de simulation atomistique pour modéliser le rôle des marches sur le processus d’oxydation et leur impact sur le comportement du composant.