– PHERMA

Les systèmes embarqués et mobiles voient leur complexité croître de façon continue. Ils intègrent de plus en plus des architectures multiprocesseur sur puce (MPSOC) dont le parallélisme augmente avec les besoins de performances. Cette évolution induit des difficultés croissantes à modéliser les comportements de ces architectures avec pour conséquence première des difficultés accrues pour concevoir un système qui vérifie a priori des contraintes d’échéance de tâches et/ou de débit. Le corollaire est que l’optimisation de la consommation d’énergie devient de moins en moins efficace avec l’augmentation du pessimisme de la prédiction/estimation des comportements. Ceci va à l’encontre des besoins de réduction de l’énergie consommée, alors qu’il s’agit d’un critère qui prend de plus en plus d’importance dans de nombreuses applications mobiles. Pour aborder cette problématique cruciale, le projet PHERMA (Parallel Heterogeneous Energy efficient Real-time Multiprocessor Architecture) vise à reconsidérer le schéma de contrôle (RTOS) dans une architecture MPSOC dans le but : • De proposer un modèle d’architecture Sw/Hw performante ayant des comportements déterministes afin de garantir des temps de réponse maximum, • De faciliter/adapter l’analyse d’ordonnançabilité basée sur ce modèle d’architecture afin de vérifier a priori que les fins d’exécution des tâches respectent leurs échéances, • De proposer des méthodes d’optimisation hors-ligne et en-ligne de la consommation d’énergie en considérant ce modèle d’architecture.