CE24 - Micro et nanotechnologies pour le traitement de l’information et la communication

Unité de pré-traitement pour systèmes intégrés à faible énergie – LEOPAR

LEOPAR : Vers un circuit de pré-traitement à basse énergie pour la reconnaissance d'activité

Dans le cadre de l'émergence de «l'Internet des Objets«, des quantités importantes de données transitent entre des capteurs autonomes et des agrégateurs traitant les données transmises. Du point de vue des capteurs, procéder ainsi est très coûteux en énergie et donc en autonomie, car les systèmes les plus gourmands en énergie sont utilisés en permanence. Le projet LEOPAR vise donc à pré-traiter les signaux des capteurs, de manière à réduire les quantités de données à traiter ou à transmettre.

Enjeux et objectifs du projet LEOPAR

Le projet LEOPAR vise à explorer des structures de circuits innovantes dans les technologies CMOS à pas fin, tirant parti des avantages du traitement du signal analogique et numérique pour résoudre les problèmes de configurabilité et d'occupation de silicium de l'unité de prétraitement, tout en restant compétitif en termes de consommation d'énergie. <br />Pour l'extraction de caractéristiques, le projet vise à étudier la possibilité d'utiliser le calcul numérique à temps continu. D'une part, une unité numérique apporterait la flexibilité et la configurabilité en fonctionnement. D'autre part, un système événementiel n'a pas d'horloge et sa consommation d'énergie dépend du signal, ce qui est un facteur clé pour les signaux dans la gamme du kHz comme les signaux audio ou les signaux biomédicaux. Bien que les systèmes événementiels offrent le meilleur des mondes analogiques et numériques, ces systèmes sont très difficiles à gérer et à concevoir, car ils nécessitent une manière différente de suivre la synchronisation du signal. Néanmoins, il a été démontré que les blocs de construction fondamentaux tels qu'un convertisseur analogique-numérique en temps continu ou des filtres FIR sont intégrables sur puce, tout en étant extrêmement compétitifs en termes d'occupation de silicium et de consommation d'énergie par rapport à l'état de l'art. <br />Pour la classification, le projet LEOPAR explorera l'opportunité d'utiliser des mémoires associatives intégrées telles qu'un réseau de neurones à cliques, qui combine une faible consommation d'énergie due à l'utilisation de fonctions analogiques simples et la robustesse de connexions numériques entre les neurones. Par ailleurs, ce type de mémoire associative a démontré à la fois une certaine flexibilité et une consommation d'énergie de l'ordre de plusieurs centaines de picojoules. Cependant, de nombreux défis subsistent, comme la conception de la topologie de réseau ainsi que la fonction d'activation les plus adaptées aux applications visées.

Plusieurs points clés doivent être abordés au cours du projet. Ils suivent le flux de conception général d'un ASIC, des simulations logicielles de haut niveau jusqu'à la fabrication et la validation du circuit.
Afin de valider les concepts proposés, un modèle matériel de haut niveau de l'unité de prétraitement doit être développé. Il doit imiter au plus proche le comportement des signaux internes de l'extraction de caractéristiques et de l'unité de classification. Cela signifie qu'un environnement de simulation original doit être développé afin de respecter la propriété de temps continu du signal. La chaîne de traitement conçue doit ensuite être validée en tenant compte de la consommation énergétique globale du système, de la surface silicium du circuit et d'une estimation du gain d'énergie pour le capteur. Dans le cas particulier de la reconnaissance de signaux audio, une étude approfondie des modèles acoustiques doit être réalisée afin d'en extraire les caractéristiques les plus pertinentes.
Une fois les choix techniques validés par simulation, ils doivent subir un processus de validation matérielle. Ce processus est nécessaire pour garantir la possibilité d'un fonctionnement en temps réel de l'unité de prétraitement sur des entrées réelles. Cette phase implique la conception de plusieurs prototypes matériels individuels, pour le bloc d'extraction de caractéristiques et l'unité de classification. Ces prototypes peuvent être conçus sur un FPGA ou utiliser des ASIC existants ne mettant en œuvre qu'une partie du système.
Après validation matérielle, l'unité de prétraitement sera entièrement intégrée sur un seul circuit intégré, en utilisant la technologie CMOS 28-nm FDSOI. Les tests et la validation de cet ASIC se feront par rapport à la métrique définie lors de la validation de simulation de haut niveau. Enfin, une carte de démonstration du système global sera mise en place pour montrer l'efficacité de l'unité de prétraitement dans un contexte réel d'application.

L’objectif final du projet LEOPAR est la conception et la fabrication d’un démonstrateur complet de «wake-on-feature» économe en énergie, comprenant un prototype d’unité de prétraitement ASIC dans les technologies CMOS avancées, et capable de prouver l’efficacité du projet global proposé, c'est-à-dire l'extraction en temps réel des caractéristiques des signaux audio en utilisant des techniques non conventionnelles telles que le traitement numérique événementiel et les mémoires associatives.

L'objectif global est la diminution de la consommation énergétique globale d'un nœud de capteur de plusieurs décades. Les valeurs cibles pour les structures de circuits intégrés novatrices proposées sont une consommation moyenne inférieure à 1 µW, une consommation d'énergie par classification de moins de 1 nJ, une surface de silicium inférieure à 0,5 mm² et une latence de moins de 1 ms, tout en ajoutant la configurabilité permettant de s'appliquer à de nombreuses applications.

Au niveau national, la communication autour du projet sera centrée sur des workshops traitant de la thématique du «Near-sensor computing» ou des calculs embarqués, organisés par le GdR SOC2 et la branche française de IEEE Circuits and Systems Society, dans lesquels les membres du projet LEOPAR sont impliqués.
Enfin, la valorisation des résultats scientifiques se fera à travers des conférences et des revues internationales à fort impact. Dans le domaine de la conception de circuits, des revues telles que IEEE Journal of Solid-State Circuits ou IEEE Transactions on Circuits and Systems I: Regular Papers, ainsi que IEEE International Solid-State Circuit Conference ou IEEE European Solid-State Circuit Conference seront ciblés.
Des brevets portant sur l'unité de calcul événementielle et l'unité de classification basse énergie seront également visés.

Dans le cadre de l'émergence de "l'Internet des Objets" et de l'intelligence ambiante, des quantités importantes de données sont amenées à transiter entre des capteurs embarqués et des unités centrales faisant l’agrégation et le traitement des données provenant de ces capteurs. Ces derniers envoient leurs informations en continu sans fil ou peuvent embarquer des unités de calcul génériques pour traiter les données à la volée au niveau du capteur. Du point de vue des capteurs, ces manières de procéder sont très coûteuses en termes de consommation énergétique et donc d'autonomie, car elles mettent à contribution en permanence les systèmes les plus gourmands en énergie. Le projet LEOPAR s'inscrit donc dans le cadre du "Near-sensor comuting" et vise à pré-traiter de manière efficace en énergie les signaux des capteurs, de manière à réduire les quantités de données à traiter ou à transmettre, et ainsi limiter le temps d'activation des systèmes consommant le plus d'énergie.
L’objectif du projet LEOPAR est de concevoir une unité permettant de déterminer la pertinence d’un signal. Pour cela, deux fonctions sont nécessaires : une première permet d’extraire des caractéristiques propres au signal, et une deuxième vise à classifier ces caractéristiques pour évaluer la pertinence du signal. Ces deux fonctions seront intégrées sur circuit en utilisant des techniques de traitement en rupture avec l’état de l’art mettant à profit les avantages combinés d’implantations analogiques et numériques. Les implantations seront évaluées en termes de consommation d’énergie et d’encombrement à deux niveaux : au niveau de l’unité de pré-traitement seule, ainsi qu’au niveau du système global.

Coordinateur du projet

Monsieur Benoit Larras (Institut d'électronique, de microélectronique et de nanotechnologie)

L'auteur de ce résumé est le coordinateur du projet, qui est responsable du contenu de ce résumé. L'ANR décline par conséquent toute responsabilité quant à son contenu.

Partenaire

IEMN Institut d'électronique, de microélectronique et de nanotechnologie

Aide de l'ANR 304 624 euros
Début et durée du projet scientifique : novembre 2018 - 42 Mois

Liens utiles

Explorez notre base de projets financés

 

 

L’ANR met à disposition ses jeux de données sur les projets, cliquez ici pour en savoir plus.

Inscrivez-vous à notre newsletter
pour recevoir nos actualités
S'inscrire à notre newsletter