Processeur sécurisé à base de technologie MRAM – SCREAM

L'éclosion de processeurs à mémoire non-volatile exploitant les technologies MRAM ou FRAM a favorisé la gestion de leur consommation sans perte de données internes par leur mécanisme de mise en veille. Néanmoins, leur déploiement dans les objets connectés sur des réseaux distribués nécessite leur sécurisation face aux potentielles attaques.

En conséquence, plusieurs questions émergent :
Les technologies non-volatiles n'introduisent-elles pas de nouvelles vulnérabilités dans les mécanismes de sauvegarde et de restauration de contexte d'exécution ? L'intégration de schémas de protection face aux attaques matérielles basés sur ces technologies devant permettre la résilience du système dans un état antérieur à la faute, garantit-elle les propriétés de sécurité attendues pour les objets connectés : intégrité du code exécuté, confidentialité des données et disponibilité du dispositif pour les calculs décentralisé dit "Edge computing" ?

L'objectif du projet SCREAM est de proposer une architecture de processeur RISC-V intégrant des composants non-volatiles à base de cellules MRAM garantissant l'environnement d'exécution dans les phases de BackUp / Restore ou lors d'attaques matérielles.

L'approche développée dans le projet SCREAM consiste en :
- L'analyse des vulnérabilités d'un processeur RISC-V non-volatile pour définir les modèles de menaces potentielles.
- La conception de mécanismes de protection hiérarchique à l'aide des technologies MRAM, soit Spin Torque Transfer (STT), SOT (Spin Orbit Torque) ou Voltage Gated Spin Orbit Torque (VGSOT).
- le développement d'une architecture RISC-V sécurisée tirant profit des capacités de la technologie MRAM et la définition de stratégies logicielles liées à la non-volatilité des données.
- L'expérimentation, la mesure et la validation de l'efficacité de l'approche en termes de robustesse, de temps d'exécution, de fréquence d'horloge et de surface de silicium.