Flash Info
CE24 - Micro et nanotechnologies pour le traitement de l’information et la communication

Synthèse automatique multi-niveaux d’implémentations matérielles hautes performances et (très) faible consommation – HiLoDaNets

Résumé de soumission

Les applications de traitement des données et signaux à haut débit sont spécifiées par des réseaux de flux de données pour permettre l'exploitation du parallélisme. Les approches de conception au niveau du système les plus récentes aident le concepteur d'algorithmes à compiler un réseau de flux de données pour un ensemble de processeurs, ou à synthétiser le réseau directement au niveau circuit pour atteindre des vitesses de traitement élevées. Cependant, les systèmes embarqués ont des contraintes supplémentaires : sûreté de fonctionnement, même dans un environnement de pénuries d'énergie intermittentes, et en général des exigences de (ultra-)faible consommation. Dans l'ensemble, ces contraintes semblent être contradictoires.

HiLoDa Nets se propose de gérer le conflit de contraintes en introduisant, exploitant et intégrant pour la première fois la technologie émergente FeFET (ferroelectric FET) pour la conception de réseaux de flux de données. En particulier, des circuits capables de fonctionner en mode mixte volatile/non-volatile seront caractérisés, modélisés et conçus. En combinant le concept de flux de données au niveau du système, qui est basé sur des activations de calculs auto-planifiées, avec la technologie émergente FeFET pour faire persister les données des résultats lors du déclenchement des acteurs, les acteurs inactifs ou même les sous-réseaux hériteront de la capacité de s'auto-activer/arrêter. Nous développerons une synthèse multi-niveaux entièrement automatique et une exploration de l'espace de conception depuis la spécification du flux de données au niveau du système jusqu'à la mise en œuvre de circuits optimisés basés sur des dispositifs FeFET en termes de débit, d’efficacité énergétique et d'endurance. Enfin, les réseaux HiLoDa seront comparés aux implémentations conventionnelles en technologie CMOS. Les faibles latences d'arrêt et de récupération prévues en cas de coupure d’alimentation seront évaluées.

Coordination du projet

Bertrand VILQUIN (INSTITUT DES NANOTECHNOLOGIES DE LYON)

L'auteur de ce résumé est le coordinateur du projet, qui est responsable du contenu de ce résumé. L'ANR décline par conséquent toute responsabilité quant à son contenu.

Partenariat

INL INSTITUT DES NANOTECHNOLOGIES DE LYON

Aide de l'ANR 260 224 euros
Début et durée du projet scientifique : février 2024 - 36 Mois

Liens utiles

Explorez notre base de projets financés

 

 

L’ANR met à disposition ses jeux de données sur les projets, cliquez ici pour en savoir plus.

Inscrivez-vous à notre newsletter
pour recevoir nos actualités
S'inscrire à notre newsletter