Calcul Haute Performance embarqué, auto-adaptatif et efficace énergiquement. Cas des drones. – HPeC

Strategie HPeC: 1) Séparer les cartes Mission (HPeC) et Autopilote (Navigation) 2) Modèle d'Architecture basé sur des Tuiles où sont implantés dynamiquement des IP issues de bibliothèques ou de synthèse de haut-niveau. et adaptation réalisée à l'aide de reconfiguration dynamique partielle de FPGA (DPR) 3) Adaptation à deux niveaux complémentaires (mission et système sur puce) Niveau 1 : Contrôle fiable de séquences incluant ordonnancement et reconfiguration dynamique partielle par un automate généré à l'aide d'une approche formelle de synthèse de contrôleur discret. Niveau 2: Méthodes stochastiques utilisées pour a) le diagnostic en ligne (Dynamic Bayesian Networks)) et b) pour la plannification en ligne de la mission (Markov Decision Processs) en fonction d'événements aléatoires internes (pannes et risques associés …) et externes (météo, obstacles, détection d'objet à suivre etc.)

- Architecture en tuiles sur FPGA Altera/Intel - Génération de l'automate de contrôle de séquence (ordonnancement et DPR) - Implantation d'applications pour les scénarios du démonstrateur sur carte Cyclone V (traitement d'image: détection de cible à suivre, détection de zones d'atterrissage, stabilisation, fusion de capteurs : détection d'obstacle, stabilisation, décision : MDP) - Realisation de la carte HPeC - Nouvelle méthode (BFM) modulaire et scalable associant les réseaux bayésiens pour le diagnostic et les processus de markov pour la décisions.

Phases suivantes du projet: - développement du démonstrateur qui reposera sur la simulation puis la réalisation de scénarios de mission du drone. - Outil de haut niveau pour la conception et la programmation de systèmes sur puce adaptatifs.

[ZER17a] S. Zermani, C. Dezan, C. Hireche, R. Euler, J-Ph. Diguet, Embedded context aware diagnosis for a UAV SoC platform, Microprocessors and Microsystems (MICPRO) Journal, Vol. 51, pp. 185 - 197, 2017 2017 [GUE17a] S. Mak-Karé Gueye, E.Rutten and J-Ph. Diguet, Autonomic Management of Missions and Reconfigurations in FPGA-based Embedded System, 11th NASA/ESA Conf. on Adaptive Hardware and Systems (AHS), Pasadena, CA, USA, July, 2017. [ABD17a] E.M. Abdali, F. Berry, M. Pelcat, J-Ph. Diguet and F. Palumbo, Exploring the Performance of Partially Reconfigurable Point-to-Point Interconnects, 12th Int. Symp. on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), , Madrid, Spain, July, 2017. [ABD17b] E.M. Abdali, A. W. Hanniche, M. Pelcat, J-Ph. Diguet and F. Berry, Hardware Acceleration of the Tracking Learning Detection (TLD) Algorithm on FPGA, 11th Int. Conf. On Distributed Cameras (ICDSC), Stanford Univ., USA, Sep. 2017. [HIR17a] C. Hireche, C. Dezan and J-Ph. Diguet, Online Diagnosis Updates for Embedded Health Management,  6th Mediterranean Conf. on Embedded Computing (MECO'17), Montenegro, June 2017. [ROD17a] M. Rodrigues, D.F. Pigatto, J.V.C. Fontes, A.S.R. Pinto, J-Ph. Diguet, K.R. Branco, UAV Integration Into IoIT: Opportunities and Challenges, ICAS 2017, Barcelona.

Le projet HPeC a pour ambition de démontrer la pertinence des architectures matérielles adaptatives pour répondre aux besoins en puissance de calcul d’un nombre grandissant de sytèmes embarqués qui par ailleurs imposent des contraintes strictes d’encombrement et d’efficacité énergétique. Ce type de système embarqué se rencontre notamment dans les petits systèmes autonomes (ex. UAV) qui requierent des capacités de calcul haute performance percevoir leur environnement (ex. vision embarqué, analyse de scène) et pour décider des tâches à exécuter en fonction d’aléas liés à l’environnement, à l’état du système et aux résulats des traitements.

La thèse de HPeC est de considérer qu’il est possible de concevoir une architecture matérielle flexible (i.e. reconfigurable) optimisée pour un jeu d’applications donné activées selon un ordre indéterminée et reposant sur un nombre de fonctions potentiellement important mais fini. Le choix des fonctions partagées entre les applications (ex. Convolueur 2D) fixeront le niveau de granularité a priori élevé de l’architecture visée. Etant donné cet ensemble de configurations logicielles / matérielles, les objectifs d’efficacité énergétique et de performance, le système doit choisir en temps réel la meilleure configuration afin de répondre aux aléas de la mission.

Le contexte des systèmes embarqués permet d’envisager le problème à 3 niveaux. Le premier est le problème du modèle d’architecture reconfigurable qui devra être adapté au jeu d’application considéré avec un niveau de granularité idoine. Le second est à la reconfiguration dynamique de l’architecture afin de partager les ressources matérielles entre les applications de sorte que les tâches soient exécutées de efficacement en respectant les exigences de performances. Ce partage (temporel et/ou spatial) sera mis en oeuvre de manière déterministe à l’aide d’une machine d’états résultant de la synthèse de controleur discret réalisée hors ligne à l’aide d’une approche formelle qui garantiera le bon fonctionnement ce qui est essentiel dans le domaine des systèmes autonomes. En fonction d’événements tels que la fin d’une tâche et l’utilisation courante des resources, le contrôleur atteint un état auquel est associé une configuration donnée. Le troisième niveau est celui du traitement des événements aléatoires (ex. la détection d’un obstacle nécessitant une tâche d’identification ou une panne nécessitant une procédure d’urgence), qui seront pris en charge par un mission manager. Celui-ci dans un premier temps évalue l’état du système et de son environnement de manière probabiliste et dans un deuxième prend une décision sur la base d’une stratégie (ex. risque minimum). Cette décision se traduit par la liste de tâches à exécuter avec de niveaux de priorités, transmise au controleur de configuration.

Afin de mener à bien ce projet l’équipe HPeC a choisi un domaine d’application à la fois représentatif et ambitieux, celui des petits UAV autonomes dotés de capacité de vision embarqué. L’équipe a été constitutée afin disposer de toutes les expertises nécessaires: architectures matérielles reconfigurables / adaptatives et outils (Lab-STICC/Institut Pascal), en architecture de vision embarquée (Institut Pascal, Inpixal), synthèse de contrôleur et autonomic computing (INRIA) et en méthodes probabilistes (Gipsa-Lab / Lab-STICC). HPeC s’attache aussi le soutien d’un expert en UAV: l’ARCAA de QUT (Brisbane, Australie) qui collabore avec le Lab-STICC dans le cadre d’un projet PICS.

Enfin HPeC souhaite aboutir à un démonstrateur réel qui permettra de mettre en oeuvre une grande partie des contributions du projet. Il s’agira d’une carte à base de FPGA qui sera embarqué sur un drone de petite taille qui effectuera des missions de reconnaissance permettant de démontrer des capacités d’adaptation. Cette carte constituera une première étape importante pour Inpixal dans le développement des futures systèmes caméra intelligente pour le marché des drones.