Logique adiabatique à base de NEMS – ADIANEMS2

L'objectif du projet est d'obtenir une réduction importante (un facteur 100) de la consommation en énergie des circuits électroniques. Pour cela nous proposons une approche en rupture basée sur l'association des principes adiabatiques et de la technologie à base de nanorelais de type NEMS (Nano-Electrical-Mechanical Systems). La démonstration de l'intérêt de cette approche sera faite en modélisant les performances d'un circuit de complexité moyenne (additionneur et/ou multiplicateur). Les blocs constitutifs auront été validés séparément expérimentalement. La logique adiabatique est une solution séduisante. Dans une logique classique l'entrée d'une porte logique passe brusquement d'une valeur 0 à la valeur Vdd alors que dans une logique adiabatique elle varie en suivant une rampe de durée. Il est facile de montrer que la dissipation thermique est alors égale à RC/T.CV^2 au lieu de 1/2.C.V^2 comme dans une logique classique, avec R la résistance de l'interrupteur logique et C la capacité vue en sortie de la porte logique incluant les interconnexions et les entrées des portes suivantes. Une réduction importante de la dissipation est donc possible si le temps de montée T est largement supérieur au produit RC. Cela n'implique pas une fréquence de travail très faible puisque dans une technologie avancée les capacités sont typiquement de l'ordre du fF et les résistances de l'ordre du kOhm. Une fréquence de fonctionnement autour de 100 MHz semble donc réaliste. Pour réaliser des circuits adiabatiques deux architectures ont été proposées : le pipeline réversible et le pipeline quasi-adiabatique. Landauer a montré en 1961 qu'une énergie minimale était dissipée si on perdait de l'information a donc justifié l'intérêt d'utiliser des portes logiques réversibles au lieu des portes conventionnelles. Malheureusement les architectures réversibles introduisent en surcoût en nombre de portes (de 10 à 100) si bien que les concepteurs de circuit ont peu utilisé ce type de logique et préfèrent des architectures plus réalistes mettant en œuvre des pipelines quasi-adiabatiques. Nous avons également pris cette option dans le projet car il semble difficile de compenser la consommation additionnelle induite par une forte augmentation du nombre de portes logiques. L'inconvénient de la solution quasi-adiabatique dans une technologie CMOS est de générer une dissipation énergétique supplémentaire de valeur C.Vt^2, Vt étant la tension de seuil du transistor. La dissipation passe de C.V^2 à RC/T.CV^2 +C.Vt^2 et ne peut être réduite en choisissant des valeurs très basses pour la tension de seuil car dans ce cas le courant de fuite du transistor serait élevé et source de dissipation. Ces raisons expliquent la difficulté d'utiliser une technologie à base de semi-conducteurs dans une architecture quasi-adiabatique. La technologie à base de NEMS peut par contre s'affranchir de cette limitation comme expliqué ci-dessous. Réaliser des circuits logiques à base de relais est une idée ancienne et beaucoup de travaux ont été faits au dix-neuvième siècle. Un calculateur complet a été réalisé en 1884. Récemment des chercheurs américains ont remis cette technique à l'ordre du jour en développant des relais électrostatiques de très faible dimension. Quand une tension suffisamment élevée Vpi est appliquée entre une électrode mobile et une électrode fixe le déplacement mécanique produit peut établir un contact électrique. Quand la tension de commande diminue en dessous d'une tension Vrl le contact peut être rompu. Ces deux tensions sont différentes et un cycle d'hystérésis est constaté. Des travaux préliminaires [1] ont permis de montrer que la dissipation supplémentaire dans une porte adiabatique à base de nanorelai est égale à C.Vrl^2. Il est alors possible de réduire fortement la tension Vrl et donc la dissipation puisque à la différence des portes à base de semi-conducteurs il n'y a aucun impact sur le courant de fuite qui dans le cas des nanorelais est négligeable.