JCJC SIMI 3 - JCJC - SIMI 3 - Matériels et logiciels pour les systèmes et les communications

Epitaxie par jets moléculaires localisée d’hétérostructures antimoinées pour la réalisation d’un inverseur à base de transistors complémentaires à effet tunnel – SAMBA

Transistors à effet tunnel complémentaires pour l’électronique numérique faible consommation

Peut-on repousser les limites actuelles de la technologie CMOS en combinant les propriétés des matériaux III-V à base d’antimoine et la croissance épitaxiale localisée ?

Dépasser les limites fondamentales de la technologie CMOS grâce à l’effet tunnel

L’augmentation continue des capacités de calcul des microprocesseurs entretenue par la miniaturisation de plus en plus poussée de la technologie CMOS a atteint ses limites en termes de puissance maximale dissipée. Les limites fondamentales de la technologie CMOS, basée sur un mécanisme d’injection thermo-ionique, sont telles que la pente permettant de commuter le composant d’un état bloqué à un état passant (pente sous le seuil) est intrinsèquement limitée à 60 mV/decade. <br />Le transistor tunnel, basé sur le contrôle électrostatique de l’effet tunnel inter-bande, est une solution possible pour dépasser cette limite fondamentale. Il souffre toutefois d’un déficit de courant dans l’état passant si l’on utilise les matériaux et technologies habituels de la microélectronique silicium. Les hétérostructures III-V à base d’antimoine sont particulièrement bien adaptées puisque les décalages de bandes qu’elles offrent peuvent permettre d’améliorer de manière significative les probabilités des transitions tunnel et de ce fait le courant dans l’état passant du transistor. Dans ce contexte, l’objectif du projet SAMBA est d’explorer les potentialités de la famille des matériaux adaptés en maille à 6,1 Å (InAs, GaSb, AlGaSb) pour la réalisation de transistors tunnel fonctionnant à des tensions d’alimentation inférieures à 0.25 V, ce qui réduirait considérablement la puissance consommée par les processeurs. Nous proposons de développer la croissance épitaxiale et la technologie de ces matériaux pour parvenir à la réalisation d’un inverseur à base de transistors tunnel complémentaires présentant des caractéristiques électriques dépassant celles de la technologie CMOS en termes de « pente sous le seuil » tout en conservant un courant dans l’état passant de quelques centaines de µA/µm à 0.25 V.

Les méthodes développées dans le cadre du projet SAMBA ont consisté d'une part en la démonstration d’un transistor à effet tunnel vertical à grille latéral dans la filière AlGaSb/InAs par une approche de fabrication «top-down« et d'autre part en la mise au point d'une technique de croissance sélective d'hétérostructures GaSb/InAs sur un substrat fortement désadapté en maille pour atteindre l’objectif de co-intégration.

Concernant la fabrication des transistors, la technologie mise au point combine une croissance métamorphique d'hétérostructures AlGaSb/InAs sur substrat GaAs, une gravure humide anisotrope du canal InAs, un dépôt d'oxide de grille par ALD et une technologie de ponts-à-air pour aboutir à un composant à transport vertical avec une double grille latérale permettant le contrôle électrostatique de l'injection d'électrons par effet tunnel entre la zone de source en AlGaSb et le canal en InAs.

En ce qui concerne la croissance sélective, nous avons utilisé l'épitaxie par jets moléculaires assistée par un flux d'hydrogène atomique pour obtenir une bonne sélectivité de croissance de GaSb par rapport à un masque en silice. Nous avons étudié comment cette technique pouvait permettre d'améliorer la qualité cristalline du matériau lorsque des ouvertures de taille nanométrique sont réalisées dans la silice.

Les résultats obtenus dans le cadre du projet SAMBA concernent à la fois la fabrication et la caractérisation des transistors TFET dans la filière InAs/(Al)GaSb mais aussi la croissance sélective de ces matériaux par épitaxie par jets moléculaires.
En ce qui concerne les transistors, nous avons réalisé pour la première fois un transistor TFET vertical à double grille latérale à base d'hétérostructures AlGaSb/InAs épitaxiées sur substrat GaAs fortement désadaptés en maille. Un courant source/drain dans l'état passant dépassant 430 µA/µm pour VDS=VGS=0.5V a été obtenu. Nous avons également mis en évidence par des mesures à basse température l’influence des défauts à l’interface entre l’oxyde de grille et le canal InAs sur la pente sous le seuil du composant. A 77K, où l’influence de ces pièges est réduite, une pente de 71 mV/décade et un rapport ON/OFF de 6 décades ont été mesurés. Ce compromis entre courant ON et efficacité de commutation est à l’état de l’art pour un TFET à base de d’hétérojonctions AlGaSb/InAs.
L’autre volet de ce projet concerne la croissance sélective et les possibilités d’intégration offertes par cette technique. L’épitaxie par MOCVD est une technique de choix pour la croissance sélective grâce à la décomposition catalytique des organométalliques. L’épitaxie par jets moléculaires (EJM) présente cependant l’avantage d’offrir un très bon contrôle des interfaces et un budget thermique réduit puisque les températures de croissance sont généralement plus basses. Dans le cadre du projet SAMBA, nous avons montré qu’une très bonne sélectivité pouvait être obtenue grâce à l’utilisation d’un flux d’hydrogène atomique pendant la croissance. Ce développement a ainsi autorisé l’épitaxie de nanostructures de GaSb sur substrat GaAs masqué. La formation d’un réseau périodique de dislocations de désadaptation confiné à l’interface entre le substrat et les nanostructures ont permis d’obtenir des empilements GaSb/InAs sans dislocation émergente.

Les performances des transistors à effet tunnel verticaux démontrés dans le cadre du projet SAMBA offrent des perspectives nombreuses.
Les mesures réalisées à basse température, mettant en évidence l’impact des défauts à l’interface entre le canal InAs et l’oxyde, laissent supposer qu’une amélioration de la qualité de l’empilement de grille (traitement avant dépôt ALD, recuit après dépôt, utilisation de HfO2,…) devrait permettre d’atteindre des pentes sous-le-seuil meilleures que la limite thermique du MOSFET. Cela passe également par une amélioration du contrôle électrostatique de grille en réduisant la largeur des mesas d’InAs avec un profil de type nanofil vertical. Les premiers essais de gravure sèche entrepris dans le cadre du projet ont permis d’atteindre des largeurs de mesa d’environ 10 nm, la difficulté étant maintenant de contacter ces nanostructures.
Une autre perspective à ces travaux est l’intégration sur Silicium de ce type de transistor. Les résultats obtenus sur la croissance sélective de nanostructures GaSb/InAs sur GaAs démontrent la possibilité d’accommoder des larges désaccords de maille par cette technique. Combinée à la technique « V-groove » permettant de démarrer la croissance sur les parois {111} du silicium, cette approche pourrait permettre d’obtenir des nanostructures sans dislocations émergentes ni domaines d’antiphase.
Enfin, la réalisation de transistors de type p dans cette filière de matériaux reste également à mener pour atteindre l’objectif d’une paire CMOS sur Silicium fonctionnant à très faible tension d’alimentation.

Articles:

FAHED M. et al, J. Cryst. Growth (2017) (in press)

CHINNI V.K. et al, IEEE J. Electron Devices Soc. 5, 1 (2017) 53-58

FAHED M. et al, Nanotechnology 27, 50 (2016) 505301

FAHED M. et al

L’augmentation continue des capacités de calcul des microprocesseurs entretenue par la miniaturisation de plus en plus poussée de la technologie CMOS a atteint ses limites en termes de puissance maximale dissipée. La raison principale de ce phénomène est que la nécessaire réduction proportionnelle des dimensions et de la tension d’alimentation pour obtenir une diminution simultanée des temps de commutation et de la puissance consommée ne peut être respectée. En effet, les limites fondamentales de la technologie CMOS, basée sur un mécanisme d’injection thermo-ionique, sont telles que la pente permettant de commuter le composant d’un état bloqué à un état passant (pente sous le seuil) est intrinsèquement limitée à 60 mV/decade.

Le transistor tunnel, basé sur le contrôle électrostatique de l’effet tunnel inter-bande, est une solution possible pour dépasser cette limite fondamentale. Il souffre toutefois d’un déficit de courant dans l’état passant si l’on utilise les matériaux et technologies habituels de la microélectronique silicium. Pour cette raison, les matériaux III-V ont récemment suscité l’intérêt d’un grand nombre de laboratoires pour ce type d’applications. Parmi ceux-ci, les hétérostructures à base d’antimoine sont particulièrement bien adaptées puisque les décalages de bandes qu’elles offrent peuvent permettre d’améliorer de manière significative les probabilités des transitions tunnel et de ce fait le courant dans l’état passant du transistor.

Dans ce contexte, l’objectif du projet SAMBA est d’explorer les potentialités de la famille des matériaux adaptés en maille à 6,1 Å (InAs, GaSb, AlGaSb) pour la réalisation de transistors tunnel fonctionnant à des tensions d’alimentation inférieures à 0.25 V, ce qui réduirait considérablement la puissance consommée par les processeurs. Nous proposons de développer la croissance épitaxiale et la technologie de ces matériaux pour parvenir à la réalisation d’un inverseur à base de transistors tunnel complémentaires présentant des caractéristiques électriques dépassant celles de la technologie CMOS en termes de « pente sous le seuil » tout en conservant un courant dans l’état passant de quelques centaines de µA/µm à 0.25 V.

La simulation des composants à effet tunnel, l’épitaxie par jets moléculaires sélective et le développement de procédés technologiques submicroniques pour des hétérostructures verticales seront associées pour parvenir à la réalisation d’un inverseur à base de transistors complémentaires à drain commun et double-grilles latérales. D’autres aspects importants pouvant amener cette technologie à remplacer la technologie CMOS dans le futur seront pris en considération comme notamment la possibilité d’une forte densité d’intégration, la reproductibilité des caractéristiques du composant et son intégration sur une plateforme CMOS 300 mm.

Coordinateur du projet

Monsieur Ludovic Desplanque (Institut d'Electronique de Microélectronique et de Nanotechnologie) – Ludovic.Desplanque@IEMN.Univ-Lille1.fr

L'auteur de ce résumé est le coordinateur du projet, qui est responsable du contenu de ce résumé. L'ANR décline par conséquent toute responsabilité quant à son contenu.

Partenaire

IEMN Institut d'Electronique de Microélectronique et de Nanotechnologie

Aide de l'ANR 271 376 euros
Début et durée du projet scientifique : janvier 2013 - 48 Mois

Liens utiles