CE39 - Sécurité Globale et Cybersécurité

Sécurité Augmentée par la Photonique via Fonctions Physiques Non Clonables – PHASEPUF

Augmentation de la sécurité de l'information et de l'intégrité du matériel en exploitant des fonctions physiques non clonables basées sur des approches de photonique intégrée compatible CMOS

Récemment, des préoccupations majeures en matière de sécurité sont apparues en raison des avancées technologiques dans les techniques de rétro-ingénierie et de cyber-attaque portant atteinte à l'intégrité du matériel et à la sécurité des informations.<br />Les fonctions physiques non clonables sont des solutions permettant d’identifier du matériel (puce) contrefait ou de générer des clés cryptographiques, en évitant le stockage local dans la mémoire, grâce à leurs réponses complexes et imprévisibles.

Développement d'une nouvelle classe de couches de sécurité basée sur des PUF photoniques pour surmonter les limitations des approches PUF existantes face aux fluctuations et aux attaques

Les principaux problèmes auxquels sont confrontées les architectures PUF électriques qui sont basées sur des blocs de construction clés tels que les arbitres XOR et les oscillateurs en anneau sont les suivants :<br />- une forte dépendance aux fluctuations de température et au vieillissement qui limite la reproductibilité de leurs réponses<br />- une faible résilience contre l'apprentissage automatique et les attaques par canal latéral, ce qui limite leur sécurité<br />- la nécessité de disposer d'unités de correction d'erreurs, ce qui augmente la complexité, la consommation d'énergie et l'encombrement du dispositif.<br />Pour surmonter ces problèmes liés à la technologie CMOS sous-jacente, qui souffre beaucoup des fluctuations et qui, en même temps, ne permet pas une complexité suffisante en termes de mélange de signaux, des approches photoniques de PUF sont actuellement à l'étude. <br />Cependant, les solutions photoniques actuelles, qui offrent un haut degré de sécurité (les modèles d'apprentissage automatique de pointe fournissent encore des résultats équivalents à des suppositions aléatoires pour des implémentations spécifiques de PUF photoniques), ne peuvent pas être facilement intégrées au niveau de la puce. Cela est dû à leur besoin de sources laser puissantes et ultra-rapides ou de l'absence de composants actifs dans leur plate-forme native.<br />L'objectif principal du projet PHASEPUF consiste à développer une nouvelle classe de primitives de sécurité basées sur des PUFs photoniques dans des plateformes compatibles CMOS. Les réponses des architectures PUF développées seront fortement affectées par les tolérances de fabrication de ces plateformes, contribuant à leur caractère aléatoire. <br />En particulier, le projet PHASEPUF contribuera à :<br />- de nouvelles architectures PUF photoniques offrant un haut niveau de sécurité contre l'apprentissage automatique et les attaques par canal latéral<br />- la réduction ou l'absence totale d'unités de correction d'erreurs pour le fonctionnement des PUF<br />- un niveau plus élevé d'intégration sur puce des blocs de construction fondamentaux des PUF photoniques, tels que les modulateurs et les détecteurs, qui permet de mieux prendre en compte les fluctuations potentielles et donc de fournir un comportement global plus précis dans des scénarios réels.<br />En outre, le développement de ces PUF devrait contribuer à une meilleure compréhension des architectures photoniques pour des approches telles que l'informatique neuromorphique, qui ont des exigences similaires à celles des PUF pour des paradigmes informatiques particuliers tels que l'informatique à réservoir, où un fort mélange de signaux avec de faibles pertes optiques est essentiel.

Le développement de PUFs photoniques sera basé sur les étapes suivantes:
- conception et exploration de diverses architectures photoniques pour des PUF faibles et fortes au moyen de simulations au niveau des circuits, en tenant compte des tolérances de fabrication, et de simulations au niveau des dispositifs physiques
- fabrication des architectures optimales en utilisant des fonderies compatibles CMOS
- caractérisation des architectures à l'aide d'un banc d'essai électro-optique où différents scénarios seront envisagés pour évaluer leurs performances en cas de fluctuations, de vieillissement et d'attaques électriques
- analyse des résultats expérimentaux et comparaison avec les simulations.
Les technologies qui seront utilisées pour les différentes étapes sont :
- des outils de simulation tels que lumerical interconnect et lumerical device pour simuler les différentes architectures qui sont proposées dans le projet PHASEPUF. Le traitement Python/matlab des résultats sera utilisé en conjonction avec les tests statistiques du NIST et la modélisation ML des résultats ainsi que d'autres métriques communes (fractional/weighted Hamming distance)
- plates-formes compatibles CMOS, telles que la plate-forme photonique en silicium du CEA-LETI pour la fabrication, qui comporte une couche de dispositif de 300 nm d'épaisseur et plusieurs éléments constitutifs tels que des modulateurs et des détecteurs à grande vitesse, des coupleurs à réseau pour le couplage de la lumière en entrée et en sortie, et des guides d'ondes à faible perte pour la propagation de la lumière.
- un banc d'essai électro-optique pour la caractérisation des puces photoniques, y compris le couplage optique (vertical) par le biais d'interfaces de coupleur de réseau et de sondes/emballages électriques sur la plaquette pour connecter la puce à la commande FPGA.
- des serveurs haute performance seront utilisés pour l'analyse et la modélisation des données expérimentales
Pour évaluer la robustesse des PUFs photoniques, différents outils seront exploités :
- un porte-échantillon à température contrôlée permettant de modifier la température de l'échantillon pour émuler les fluctuations de température
- injection de défauts électriques dans le système à l'aide d'un FPGA
- des sondes RF en champ proche pour les attaques électriques
- des sondes RF (on-wafer) pilotées par un générateur de formes d'onde arbitraires pour les tests au niveau du dispositif

A mettre à jour

A mettre à jour

F. Pavanello et al., «Recent advances in photonic physical unclonable functions,« IEEE ETS 2021, doi: 10.1109/ETS50041.2021.9465434

Récemment, des problèmes de sécurité majeurs associés au progrès des techniques d’ingénierie inverse et de cyberattaque qui nuisent à l'intégrité du matériel et à la sécurité de l'information sont apparus à l’échelle globale. En particulier, sur plusieurs systèmes de défense et de sécurité, des puces contrefaites ont étés retrouvées, potentiellement capables de miner la sécurité du système et d’acquérir des informations sensibles ou des donnés protégées. Les fonctions physiques non clonables (PUF, Physical Unclonable Function) sont des solutions matérielles permettant de lutter contre la contrefaçon au niveau du circuit et de générer des clés cryptographiques. Elles reposent sur l’imprévisibilité de réponses complexes, très dépendantes des tolérances de fabrication, et permettent d’éviter un stockage local de clés en mémoire et donc la possibilité que l’information soit acquise par simple accès mémoire à travers des logiciels malveillants.
Les solutions les plus souvent utilisées sont implémentées en électronique en utilisant les tolérances de fabrication des transistors dont le caractère est aléatoire et non clonable. Les approches électroniques ont plusieurs avantages telle que leur implémentation native en technologie CMOS et leur souplesse à l’intégration avec d’autres systèmes. Par contre un certain degré de faiblesse face aux attaques par apprentissage machine a été démontré récemment pour ces approches à cause de leur complexité limitée en terme de degrés de liberté et leur besoin d’avoir des unités de correction d’erreur complexes qui consomme beaucoup d’énergie et de surface à cause des limitations classiques des transistors telle que leur vieillissement et leur dépendance en température. Concernant les autres approches étudiées pour réaliser des fonctions physiques non clonables, plusieurs démonstrations utilisant l’optique ont été proposées, présentant des performances très intéressantes en termes de caractère aléatoire et de richesse de réponses. Par contre ces approches se basent souvent sur de l’optique encombrante, présentant un faible niveau d’intégration, ce qui rend leur coût élevé.
Le projet PHASEPUF vise à développer une nouvelle classe de fonctions physiques non clonables photoniques, exploitant les plateformes compatibles CMOS, et à démontrer leurs avantages en termes de consommation d'énergie et de compacité, ainsi que de robustesse et de fiabilité, grâce à une plus grande richesse des phénomènes physiques comparée aux solutions électroniques basées sur le transfert de signaux binaires et sujettes aux attaques par apprentissage machine.
Plusieurs architectures et méthodes d’opération seront étudiées durant le projet en privilégiant des solutions avec un haut niveau d’intégration et qui sont compatibles avec une production de masse à faible cout. Ces solutions seront évaluées vis-à-vis d’attaques électriques et par apprentissage machine et leurs robustesse et fiabilité seront étudiées par injection de fautes pour émuler leur vieillissement et leur comportement face aux fluctuations de température.

Coordination du projet

Fabio Pavanello (INSTITUT DES NANOTECHNOLOGIES DE LYON)

L'auteur de ce résumé est le coordinateur du projet, qui est responsable du contenu de ce résumé. L'ANR décline par conséquent toute responsabilité quant à son contenu.

Partenaire

INL INSTITUT DES NANOTECHNOLOGIES DE LYON

Aide de l'ANR 266 244 euros
Début et durée du projet scientifique : - 42 Mois

Liens utiles

Explorez notre base de projets financés

 

 

L’ANR met à disposition ses jeux de données sur les projets, cliquez ici pour en savoir plus.

Inscrivez-vous à notre newsletter
pour recevoir nos actualités
S'inscrire à notre newsletter