Wake-Up radio très faible consommation – U-WAKE

Quatre voies sont suivies :

(1) Récupération d'énergie : l'augmentation des capacités de collecte d'énergie et la faible consommation d'énergie des wake-up radios (WUR) rendent possible la solution d'avoir un mode de veille de l'émetteur-récepteur principal qui est indépendant (ou dans certains scénarios avec une très faible consommation d'énergie) de l'alimentation principale (batterie, ou alimentation principale).

Pour atteindre l'objectif d'alimenter les WUR avec de l'énergie RF, 3 fonctions clés ont été identifiées :
- La conversion de l'énergie RF en une tension continue (inévitable).
- La gestion de l'énergie récoltée.
- La fourniture d'une tension régulée aux WURs (contrainte du projet).

(2) Architecture SNN pour la reconnaissance du signal : les wake-up radios ne réveillent un récepteur principal que lorsqu'un signal spécifique est détecté. Cependant, la plupart des récepteurs de réveil reposent encore sur des microcontrôleurs à faible puissance qui effectuent la reconnaissance des signaux mais consomment des puissances de crête supérieures à 200 microW, ce qui empêche les nœuds IoT d'atteindre leur efficacité énergétique optimale. Les réseaux de neurones à spikes (SNN) commencent à émerger comme une solution à faible consommation pour le traitement des données. Ces systèmes bio-inspirés peuvent calculer aussi rapidement que les dispositifs réels mais consomment moins.

Nous proposons et évaluons une architecture de réseau de neurones à spikes pour détecter une séquence d'activation. Nous voulons reproduire la reconnaissance potentielle de l'adresse d'un dispositif avec cette architecture à faible consommation.

(3) Interface de réveil : les 2 parties du nœud complet fonctionnent à des tensions différentes. Pour atteindre l'ultra-basse consommation, le MCU neuromorphique utilise quelques centaines de mV de tension d'alimentation alors que le nœud IoT classique est alimenté par une tension de quelques Volts. Un circuit d'interface doit donc être ajouté entre la sortie de la MCU neuromorphique et l'entrée de la MCU du nœud principal pour augmenter la tension jusqu'à quelques volts.

(4) Front-end RF et circuit neuronal associé : plusieurs architectures permettent de réduire la consommation énergétique de l'étage frontal RF. L'aspect énergétique n'est pas le seul à être considéré : la sensibilité de réception doit être associée à une bande passante compatible avec l'application visée.

(1) Récupération d'énergie : une architecture intéressante qui permet de fournir une tension régulée au WUR et de stocker l'excès d'énergie RF disponible dans une batterie pour les périodes de pénurie a été proposée. La puissance consommée est un ordre de grandeur supérieur à celle consommée par les WURs. Cette différence ne peut être réduite avec les PMUs ou les régulateurs de tension actuellement disponibles. Une architecture de récupération RF est adaptée à un environnement RF fluctuant mais n'est pas capable d'assurer une source d'énergie permanente. L'utilisation d'une batterie primaire conjointement avec un redresseur et le PMIC AEM30940 a été étudiée. Cette batterie relaie le redresseur lorsqu'il n'y a pas assez de puissance RF. Il a été constaté qu'une batterie à pile bouton pouvait durer 55,5 ans si le AEM30940 sort du mode normal toutes les deux minutes. Cette durée est surestimée par rapport à la durée de vie d'une batterie qui dans le meilleur des cas est d'environ 20 ans.

(2) Architecture SNN pour la reconnaissance du signal : un compromis entre la précision et la consommation est nécessaire. Nous ne pouvons pas recevoir nos bits trop rapidement à cause de la dynamique du neurone : pour une détection optimale, nous sommes confrontés à une limitation du débit. Cette limitation n'est cependant pas un problème car nous voulons seulement réveiller le nœud, et non transmettre des données. Nous avons étudié un seuil optimal pour notre réseau en fonction de la séquence d'activation cible. Cette solution est plus basse consommation que le WUR avec des microcontrôleurs dédiés à la reconnaissance des formes, ce qui est prometteur. D'autres travaux seront consacrés à l'étude des autres paramètres pour améliorer nos performances, comme l'adaptation du seuil des neurones pour optimiser le rapport entre fausse alarme et détection manquée ou l'impact du bruit pour définir les codes optimaux pour ce type de récepteurs.

(3) Interface de réveil : alors que la technologie TSMC 65nm considérée (utilisée pour le MCU neuromorphique) pourrait fournir au maximum 1,2 V, les MCU usuels du nœud principal ont besoin d'au moins 1,35 V comme interruption pour être réveillés. Des mesures doivent être effectuées pour vérifier ces valeurs expérimentalement.

(4) Front-end RF et circuit neuronal associé : la sensibilité de cette première version de la puce CMOS n'a pas pu être évaluée expérimentalement à cause des sondes et des câbles associés qui induisent des effets capacitifs parasites. Ceux-ci interdisent de réaliser un accord en fréquence à l'aide du réseau d'adaptation.
L'étape suivante consiste à réaliser un conditionnement approprié de la puce qui permette d'adapter le récepteur RF à la fréquence centrale choisie.

Le projet progresse comme prévu. La principale difficulté réside dans l'interfaçage des différentes parties du nœud qui sera conçu. La coopération entre les trois partenaires est essentielle à cet égard et les efforts de la période à venir seront concentrés sur ces aspects. Les deux doctorants recrutés (IRISA et CITI) contribuent de manière significative à cette cohésion et leur travail progresse bien.

Les principaux résultats du premier semestre sont très encourageants. Il reste encore quelques questions ouvertes, l'une étant la gestion du temps et des retards dans les circuits analogiques. Il s'agit probablement d'une pierre angulaire pour permettre une consommation d'énergie ultra-faible dans les circuits avec une capacité minimale de récupération de l'information. Ce projet aborde cette question et les réseaux de neurones à spikes pourraient réduire la consommation d'énergie de plusieurs ordres de grandeur, rendant l'IoT possible.

Les publications issues du projet sont en cours de soumission, pas encore acceptées. Nous pouvons cependant citer quelques articles récents :

[Fumtchum2021] Fumtchum, A., Tsafack, P., Hutu, F. D., Villemaud, G., & Tanyi, E. (2021). A Survey of RF Energy Harvesting Circuits. International Journal of Innovative Technology and Exploring Engineering, 10(7), 99-106.

[Djidi2021] N.E.H. Djidi, M. Gautier, A. Courtay and O.~Berder, “MEES-WuR: Minimum Energy Coding with Early Shutdown for Wake-up Receivers”, IEEE Transactions on Green Communications and Networking, 2021.

[Danneville2019] Danneville, F., Loyez, C., Carpentier, K., Sourikopoulos, I., Mercier, E., & Cappy, A. (2019). «A Sub-35 pW Axon-Hillock artificial neuron circuit«. Solid-State Electronics, 153, 88–92.

Le projet U-Wake vise à réaliser une percée dans le domaine de l'IoT en développant une solution innovante de Wake-Up Radio (WUR) basée sur (1) une architecture bio-inspirée réalisée avec une technologie CMOS industrielle et (2) une récupération d'énergie électromagnétique.

L'Internet des objets devient une réalité. Il impactera profondément notre quotidien (ville, logement, transports, santé, environnement) et de nombreux secteurs économiques (agriculture, industrie ...). Les bandes sans licence (868 MHz, 2,4 GHz) jouent un rôle important dans cette évolution avec des technologies comme LoRa, SigFox ou IEEE 802.15.4. Cependant, la consommation d'énergie reste un défi majeur, de nombreuses applications nécessitant des durées de vie de plusieurs années, voire décennies, sans changer les piles. De nombreux travaux tentent de repousser les limites de l'autonomie énergétique, sans toutefois y réussir pleinement. L'émetteur-récepteur radio s'avère souvent être la partie la plus énergivore d'un nœud sans fil, en raison des phases d'émission mais aussi de réception. Par exemple, initier une communication nécessite que la source et la destination soient éveillées en même temps, ce qui peut être difficile à planifier et nécessite des protocoles de signalisation très pénalisants. Les WURs constituent une technologie attractive, qui permet une surveillance continue des canaux, tout en réduisant la consommation d’énergie de plusieurs ordres de grandeur par rapport aux récepteurs traditionnels. Ces récepteurs ne réveillent l’émetteur-récepteur principal que lorsqu'un signal spécifique est détecté. Ainsi, une communication entièrement asynchrone peut être réalisée, entraînant une énorme diminution du gaspillage énergétique. Cependant, la plupart des WURs dépendent toujours de microcontrôleurs de faible puissance qui effectuent la reconnaissance de signal mais consomment des puissances de crête supérieures à 200 µW, ce qui rend les nœuds IoT incapables d'atteindre leur efficacité énergétique ultime.

La WUR proposée sera réveillé lors de la détection d'une séquence dédiée, apprise hors ligne, et implémentée de manière matérielle à l'aide d'un SNN à ultra-faible puissance. Le principal avantage d'une telle conception est qu'elle ne nécessite que quelques mW ou moins pour l'ensemble de la WUR. De plus, elle peut fonctionner dans les bandes 868 MHz ou 2,4 GHz et a la capacité de reconnaître différents types de signaux (OOK, BPSK ou CDMA par exemple). Une consommation si faible ouvre la possibilité d'une alimentation par la récupération d'énergie RF ou le transfert d'énergie sans fil, et ouvre la voie à un large éventail d'applications. Nous visons à développer un prototype de nœud de capteur autonome complet dans les bandes ISM (868 MHz ou 2,4 GHz) avec une consommation électrique inférieure à 10 µW et en gardant une sensibilité d’environ -90 dBm, de telles performances associées n'ayant jamais été obtenues.

Le projet sera organisé en trois WP: le WP1, Prérequis, piloté par l'INSA Lyon, portera sur la récupération, le stockage et la gestion de l'énergie afin d'alimenter le nœud et de le rendre autonome. Il étudiera également le choix des formes d'onde appropriées, la conception du SNN et les performances de détection théoriques du schéma proposé. Le WP2, Circuit neuro-inspiré, dirigé par l'IEMN, développera les nouvelles architectures. Deux réalisations sont prévues, à la fin de la deuxième et de la troisième année. Le WP3, Prototypes, piloté par IRISA, abordera les défis d'interface et la réalisation du nœud complet pour les solutions IoT réelles.