BLANC - Blanc

– ASTECAS

Résumé de soumission

Aujourd'hui, le nombre de standard de télécommuncation a considérablement augmenté pour couvrir les différents besoins. Internet est accesible partout grâce au WiFi (norme de communication IEEE 802.11), les cables sont peu à peu remplacés par des communications sans fil suivant la norme de communication Bluetooth (IEEE 802.15.1) et on prévoit dans un avenir très proche, la mise en service massive de réseaux de capteurs pour surveiller notre environnement suivant la norme de communication ZigBee (based on IEEE 802.15.4). Il est très intéressant d'intégrer sur un même système les foctions permettant de recevoir plusieurs standard de communication. Cela permet un gain notable en terme de surface et de consommation par rapport aux solutions actuelles dans lesqelles il faut assembler plusieurs circuits discrets. Cependant cela pose de nombreux problèmes techniques. L'un d'eux est bien sûr est que ce récepteur, pour être mobile, doit consommer peu. Un autre problème est l'intégration, dans une même puce, de parties hétérogènes comme la RF, les fonctions analogiques de conversion et les fonctions digitales de traitement du signal. S'il est en effet avantageux pour le numérqiue d'utiliser les technologies les plus avancées, elles rendent plus difficiles la conception des parties RF et analogiques. C'est ainsi qu'est né le concept de Radio Logicielle (Sofware Defined Radio) qui utilise le plus de blocs numériques possibles, le plus tôt possible après les blocs RF et analogiques, et permet une reconfiguration beaucoup plus aisée qu'en analogique et donc un gain en termes de composants analogiques complexes. Dans ce projet nous allons concevoir un récepteur multi-standard en profitant des nouvelles architectures ASIC reconfigurables (cASIC) et nous allons comparer la réalisation obtenue avec une version plus souple en FPGA, mais plus gourmande en surface et consommation. Pour être en mesure de définir et valider les spécifications des différentes parties de ce système hétérogène (RF, analogiques et numérqiue reconfigurable) nous allons créer un environnement de simulation homogène basé sur les simulateurs SystemC et SystemC AMS. Le résultat de ce projet sera un système de réception multi-standard, réalisé en CMOS. Deux versions sont prévues : une utilisant un FPGA pour reconfigurer les parties numériques pour s'adapter aux différents standard de communication, l'autre totalement intégrée, utilisant un ASIC reconfigurable.

Coordination du projet

L'auteur de ce résumé est le coordinateur du projet, qui est responsable du contenu de ce résumé. L'ANR décline par conséquent toute responsabilité quant à son contenu.

Partenaire

Aide de l'ANR 0 euros
Début et durée du projet scientifique : - 0 Mois

Liens utiles

Explorez notre base de projets financés

 

 

L’ANR met à disposition ses jeux de données sur les projets, cliquez ici pour en savoir plus.

Inscrivez-vous à notre newsletter
pour recevoir nos actualités
S'inscrire à notre newsletter